`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2023/05/31 10:19:14
// Design Name: 
// Module Name: mux41
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module mux41(a1,a0,d1,d2,d3,d4,y);
input a1,a0,d1,d2,d3,d4;
output y;
assign y=d1&(!a1&!a0)|d2&(!a1&a0)|d3&(a1&!a0)|d4&(a1&a0);
endmodule
